Synthèse VHDL d’architectures

Ce livre de langage VHDL s'adresse particulièrement aux étudiants en Licences professionnelles et recherches, en Masters et aux élèves ingénieurs. L'utilisation d'un langage VHDL évolué (Hardware Description langage, comme VHDL ou Verilog ) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. Cet édition de ce livre présente le tout nouveau standard VHDL-2008, disponible aujourd'hui sur la plupart des outils de simulation et de synthèse. Des compléments, programmes complets et exercices corrigés. Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre des exemples qui l'amènent à réaliser des applications faciles à implanter dans un circuit programmable. Les testes et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique.